11.多路复用器与D触发器1

摘自ECE253 2015年期中考试的第5题。

考虑以下的时序电路：

假设你打算为这个电路编写层次化的Verilog代码，并通过实例化一个包含有触发器和多路复用器的子模块三次来实现。编写一个Verilog模块，该模块名为“top_module”，用于实现这个子模块的功能，其中应包含一个触发器和一个多路复用器。

模块声明

module top_module (
	input clk,
	input L,
	input r_in,
	input q_in,
	output reg Q);

做题区